- セミナ開催スケジュール

キーワードを [ HDL ] で絞り込み中
絞り込み解除
 
募集 コード 日程 コース セミナ・タイトル 受講料
終了 ES18-0111 10/14(日) 1日
Python でつくる RISC-V と画像処理への応用(講師実演) ビギナ講師実演
25,000円
終了 ES18-0116 10/24(水)
~10/25(木)
2日
実習・Verilog HDLによるFPGA開発・設計入門 実習演習あり
37,000円
終了 ES18-0125 11/15(木)
~11/16(金)
2日
実習・VHDLによるFPGA開発・設計入門 実習演習あり
37,000円
終了 ES18-0112 11/17(土) 1日
実習・フル・ディジタルFMレシーバの製作「トランジスタ技術」9月号連動企画 実習講師実演
27,000円
終了 ES18-0130 11/21(水)
~11/22(木)
2日
実習・ARMコア内蔵FPGAのハードウェア開発入門~Xilinx社Zynq編 実習演習あり
36,000円
終了 ES18-0143 12/2(日) 1日
実習・フル・ディジタルFMレシーバの製作「トランジスタ技術」9月号連動企画 実習講師実演
27,000円
空席 ES18-0158 1/20(日) 1日
実習・フル・ディジタルFMレシーバの製作「トランジスタ技術」9月号連動企画 実習講師実演
27,000円
空席 ES18-0157 1/24(木)
~1/25(金)
2日
実習・Verilog HDLによるFPGA開発・設計入門 実習演習あり
37,000円
空席 ES18-0174 2/27(水)
~2/28(木)
2日
実習・VHDLによるFPGA開発・設計入門【NEW】 実習演習あり
37,000円


セミナ開催スケジュールの説明
参加希望のセミナ・タイトルをクリックしてください.カリキュラムと申し込みフォームへのリンクを表示します.
※募集後,定員に満たないセミナは,中止させていただく場合がございますので,予めご了承ください.
※受講料には消費税が含まれております.

【募集状況について】
空席:お申し込みいただけます.
残少:お申し込みいただけます(残りわずかです).
満席:満席のため募集終了となりました.
終了:募集期間が終了しました.
中断:募集受け付けを停止しております.
なお,終了したセミナについては,「セミナ検索(フリーワード)」をご活用ください.タイトルやキーワードで検索が可能です.
【受講料について】
受講料が2行で表示されている場合,下段は学割が適用された「学生料金」となります.

セミナ事務局からのお知らせ

・受講料割引券として使えるメンバーズ・カードの利用規約が変わりました.

セミナ検索(フリー・ワード)

セミナ検索(種別分類)