ソフトウェア開発はAIエージェントを用いた設計開発が主流になりつつある，ハードウェア開発でもAIエージェントを活用した設計開発のフェーズに入ろうとしている．ただ単に，「○○を設計してください」では、意図したハードウェア開発を行えないことは広く知られている．AIエージェント活用には適切なプロンプト・指示のテクニックが重要なポイントであり，駆使することでコーディングから実機デバッグをAIエージェントに実施させ大幅にコストを削減することが出来る．
　本講義ではRISC-VのHDL設計開発(SystemVerilog/Verilog HDL)のHDLのコーディング・シミュレーション・実機デバッグまでをAIエージェントを用いて実際に演習を通じて体験する．

＝＝＝＝＝＝＝＝＝＝
● 受講者ご自身でAIエージェントをご用意（持ち込み）される場合
　受講者様ご自身で手配されたAIエージェントをご利用いただくことも可能です．その場合，受講料から8,000円を値引きいたします．持ち込み希望の場合は，セミナ事務局までお問い合わせください．

●本講義の内容は特定のAIエージェントに依存するものではないため，一般的なAIエージェントであれば同様の実習結果を得られます．ただし，持ち込みの場合の注意事項として以下をあらかじめご了承ください．
【１】動作・結果の保証： 持ち込まれたAIエージェントによる生成結果について，講師による事前確認ができないため保証いたしかねます．
【２】実行環境・ライセンス： 事務局および講師でのサポートはできかねます．セットアップ済みの持ち込みPCをご用意の上，受講者様ご自身でご対応をお願いいたします．
【３】通信環境： 会場の無線LANはご利用いただけますが，お持ち込みのAIエージェント用サーバとの通信可否については事前確認ができません．可能な限り，モバイルルータ等の自前通信環境をご用意ください．
＝＝＝＝＝＝＝＝＝＝