実習・AIエージェントではじめるFPGA開発　／　CQ出版株式会社

実習・AIエージェントではじめるFPGA開発

実習・AIエージェントではじめるFPGA開発
―― AIエージェントでRISC-Vを設計する

【開催日】2026年10月21日(水)　10:00-17:00　1日コース
【セミナNo.】ES26-0068　　【受講料】34,000円(税込)
【会場】東京・巣鴨　CQ出版社セミナ・ルーム [地図]

　ソフトウェア開発はAIエージェントを用いた設計開発が主流になりつつある，ハードウェア開発でもAIエージェントを活用した設計開発のフェーズに入ろうとしている．ただ単に，「○○を設計してください」では、意図したハードウェア開発を行えないことは広く知られている．AIエージェント活用には適切なプロンプト・指示のテクニックが重要なポイントであり，駆使することでコーディングから実機デバッグをAIエージェントに実施させ大幅にコストを削減することが出来る．
　本講義ではRISC-VのHDL設計開発(SystemVerilog/Verilog HDL)のHDLのコーディング・シミュレーション・実機デバッグまでをAIエージェントを用いて実際に演習を通じて体験する．

●対象聴講者
・AIエージェントを用いたハードウェア開発に興味のある方

●講演の目標
・AIエージェントを用いたHDL開発・コーディング・シミュレーション・実機デバッグのフロー取得
・ハードウェア開発でのAIエージェントの活用ポイントの習得

●内容
1. AIエージェントを活用したハードウェア開発
　1.1 AIエージェントの仕組み
　1.2 AIエージェントの活用範囲
　1.3 AIエージェントの活用テクニック
　1.4 AIエージェントの向き不向き
　1.5 RISC-Vとは
2. AIエージェントを活用したHDL開発
　2.1 HDL設計のプロンプト
　2.2 SystemVerilogのコーディング
　2.3 機能のカスタマイズ
3. AIエージェントを活用したシミュレーション
　3.1 シミュレーション用プロンプト
　3.2 Verilatorを使用したシミュレーション
4. AIエージェントを活用した実機デバッグ
　4.1 実機デバッグのプロンプト
　4.2 FPGAへのポーティング手順
　4.3 FPGAへの論理合成・配置配線
　4.4 FPGA評価ボードを用いて実機デバッグ

※プログラムの内容をすべてAIエージェントを用いて実施します

【受講者が持参するもの】
特にないがノートPCなどを持参しても良い

【講師】
石原ひでみ氏〔FPGA開発コンサルタント〕
　メインフレーム，ネットワーク・放送機器，車載機器など長年，基板・FPGAの設計開発に従事．現在はFPGA設計コンサルタントとして設計開発サポートを実施．