1日目は，最初に論理（ディジタル）回路設計の基本（ブール代数，論理演算，論理回路，記憶回路）とVerilog HDL（ハードウエア記述言語）を学習する．その後，Altera社から無償で提供されたQuartus Prime開発環境（FPGA設計）とディジタル回路のキー・デバイスの一つであるFPGA（MAX 10）が実装されたトレーニング・ボードDE10-Liteを使い，FPGAにディジタル回路を書き込み，FPGAの基本的な使い方とディジタル回路設計を習得する．
2日目は，大規模なディジタル回路を構築するときに必要となるタイミング制約（SDC），階層構造のディジタル回路をVerilog HDLで記述する方法，設計した回路動作をシミュレーションするためのQuestaの使い方およびテストベンチ作成を学習する．
2日間でVerilog HDL設計，Quartus Prime開発環境，IP(Intellectual Property)の利用，Questaシミュレーション手法に必要な知識やノウハウについて，実務経験豊富な講師が実習を取り入れながらていねいに解説する．
※ 実習で使用するパソコン，トレーニング・ボードは，CQ出版社が用意します．
●対象聴講者
・基本論理素子（AND，OR，NOT，FF）の基本動作を知っている方
・2進数，10進数，16進数を知っている方
・ブール代数について教科書などで学んだことがある方
・Windowsパソコンの基本操作ができる方
●内容
1.FPGAを利用した回路設計の概要
2.使用する開発環境(QuartusPrime,Questa,DE10-Lite)
実習A 開発ツールとFPGAボードの動作確認
3.デジタル回路設計の基礎
3.1 ブール代数
3.2 論理ゲート
3.3 真理値表から論理式・論理回路作成
実習B 論理回路の作成
3.4 論理回路の分類(組み合わせ回路、順序回路)
実習C 順序回路の作成
4.FPGAの仕組みの概要
5.Verilog-HDL
5.1 文法
5.2 RTL記述
5.3 階層記述
6.FPGA開発ツール(Quartus Prime)の使い方
7.シミュレータ(Questa)の使い方
8.Verilog-HDLを利用した回路設計
8.1 組み合わせ回路
実習D 組み合わせ回路作成
8.2 順序回路
実習E 順序回路作成
9.タイミング制約
実習F タイミング制約の実施
10.テストベンチ
10.1 テストベンチ構成
10.2 入力信号生成
10.3 出力信号確認
実習G テストベンチ作成
11.IP(Intellectual Property)の利用
実習H IPを利用した回路設計
本セミナで使用するFPGA（MAX 10）が実装されたトレーニング・ボードDE10-LiteDE10-Liteの主な搭載部品
・FPGA（MAX10 10M50DAF484C7G）
・オンボードUSBブラスタ（オンボードでFPGA書き込み）
・SDRAM ：64MB
・LED（10個），7セグメントLED（6個）
・プッシュ・ボタン・スイッチ（2個），スライド・スイッチ（10個）
コース
