実習・FPGAを活用したSDRの実装（応用編）
実習・FPGAを活用したSDRの実装（応用編）
|
  |
【開催日】2018年9月11日(火) 10:00-17:00 1日コース
【セミナNo.】ES18-0092 【受講料】34,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]
【セミナNo.】ES18-0092 【受講料】34,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]
ソフトウェア無線はソフトウェアやファームウェアを変更することで，様々な無線機器に変更できるシステムである．無線機器の研究開発の現場で活躍しているほか，自分オリジナルの無線機器を製作できる．
FPGAによるソフトウェア無線のセミナの応用編では，基礎編に引き続いてbladeRFを題材として，FPGAファームウェア作成について学んでいただきます．
応用編では，SDR開発に役立つより実践的なファームウェア作成について解説し，体験していただきます．QPSKの送信ファームウェアの全てが作成できるような内容を扱う．ソフトウェア無線の送信機は，入力データを決められた位相・振幅にマッピングすること，周囲の通信機に迷惑のかからないように帯域制限を行う必要がある．さらに，受信機がデータ列の始まりを識別するために，決められた符号を挿入する必要がある．これらの送信機のファームウェアに必要な信号処理の具体的なVerilog RTLコードの作成の仕方を解説し，実際に動く様子を体験していただきます．
・本講座受講前に同講師によるセミナ「実習・FPGAによるソフトウェア無線（基礎編）」の受講をお勧めします
FPGAによるソフトウェア無線のセミナの応用編では，基礎編に引き続いてbladeRFを題材として，FPGAファームウェア作成について学んでいただきます．
応用編では，SDR開発に役立つより実践的なファームウェア作成について解説し，体験していただきます．QPSKの送信ファームウェアの全てが作成できるような内容を扱う．ソフトウェア無線の送信機は，入力データを決められた位相・振幅にマッピングすること，周囲の通信機に迷惑のかからないように帯域制限を行う必要がある．さらに，受信機がデータ列の始まりを識別するために，決められた符号を挿入する必要がある．これらの送信機のファームウェアに必要な信号処理の具体的なVerilog RTLコードの作成の仕方を解説し，実際に動く様子を体験していただきます．
・本講座受講前に同講師によるセミナ「実習・FPGAによるソフトウェア無線（基礎編）」の受講をお勧めします
1．ソフトウェア無線とは
2．bladeRFのしくみ
2.1 bladeRFの各ブロック
2.2 パソコンとの接続のテスト
2.3 送信データのファイル送信と送信スペクトルの確認
2.4 (参考)hostedファームウェアとSimuLinkの連携
3．DACの出力がIQ変調されてRFが生成される仕組み
3.1 DACのIQ出力
3.2 IQ変調器の仕組み
4．QPSK変調の仕組み
4.1 伝送データの振幅・位相へのマッピング
4.2 インターポレーションと帯域制限
4.3 Baker符号の挿入
4.4 FPGAで変調するメリット
4.5 受信機の周波数同期の仕組み
4.6 受信機のシンボル同期の仕組み
4.7 受信機のBaker符号検出の仕組み
5．Verilog RTL作成実習-伝送データの振幅・位相へのマッピング
6．Verilog RTL作成実習-インターポレーションと帯域制限
6.1 インターポレーション
6.2 RaisedCosineフィルタを用いた帯域制限
7．Verilog RTL作成実習-Baker符号の挿入
7.1 8ビットの入力データを2ビットずつ順次変調
7.2 時系列でBaker符号と伝送データを並べる
7.3 送信するデータをUSBで受け取る
8．送信機ファームウェアの各ブロック結合とシミュレーション
8.1 テストベンチの作成とModelSimの操作方法
8.2 シミュレーションとシミュレーション結果の確認
9．送信機ファームウェアのhostedファームへの組み込みとコンパイル
10．送信機ファームウェアのスペアナでの確認
11．送信機ファームウェアのオフライン処理ＳＤＲでの確認
300MHz～3.8GHzのRFフロント・エンドを備え，
サイクロン4FPGAを搭載したbladeRFを題材とします．
bladeRFの出力をスペアナで観測し，FPGAの動作を体験できます．
※写真とは別機種のスペアナを使用する可能性があります．
Simulink上で見たQPSKベースバンド信号
●対象聴講者
・ソフトウェア無線に興味があり，FPGAでの実装について勉強したい方．
●講演の目標
・ソフトウェア無線におけるFPGA活用の知識が得られる
・QPSK変調を題材として，シーケンシャルなデータ処理，フィルタリング，の実践的なVerilog RTL記述の知識が得られる
＊参考URL
bladeRFの公式紹介サイト，https://www.nuand.com/
2．bladeRFのしくみ
2.1 bladeRFの各ブロック
2.2 パソコンとの接続のテスト
2.3 送信データのファイル送信と送信スペクトルの確認
2.4 (参考)hostedファームウェアとSimuLinkの連携
3．DACの出力がIQ変調されてRFが生成される仕組み
3.1 DACのIQ出力
3.2 IQ変調器の仕組み
4．QPSK変調の仕組み
4.1 伝送データの振幅・位相へのマッピング
4.2 インターポレーションと帯域制限
4.3 Baker符号の挿入
4.4 FPGAで変調するメリット
4.5 受信機の周波数同期の仕組み
4.6 受信機のシンボル同期の仕組み
4.7 受信機のBaker符号検出の仕組み
5．Verilog RTL作成実習-伝送データの振幅・位相へのマッピング
6．Verilog RTL作成実習-インターポレーションと帯域制限
6.1 インターポレーション
6.2 RaisedCosineフィルタを用いた帯域制限
7．Verilog RTL作成実習-Baker符号の挿入
7.1 8ビットの入力データを2ビットずつ順次変調
7.2 時系列でBaker符号と伝送データを並べる
7.3 送信するデータをUSBで受け取る
8．送信機ファームウェアの各ブロック結合とシミュレーション
8.1 テストベンチの作成とModelSimの操作方法
8.2 シミュレーションとシミュレーション結果の確認
9．送信機ファームウェアのhostedファームへの組み込みとコンパイル
10．送信機ファームウェアのスペアナでの確認
11．送信機ファームウェアのオフライン処理ＳＤＲでの確認
300MHz～3.8GHzのRFフロント・エンドを備え，
サイクロン4FPGAを搭載したbladeRFを題材とします．
bladeRFの出力をスペアナで観測し，FPGAの動作を体験できます．
※写真とは別機種のスペアナを使用する可能性があります．
Simulink上で見たQPSKベースバンド信号
●対象聴講者
・ソフトウェア無線に興味があり，FPGAでの実装について勉強したい方．
●講演の目標
・ソフトウェア無線におけるFPGA活用の知識が得られる
・QPSK変調を題材として，シーケンシャルなデータ処理，フィルタリング，の実践的なVerilog RTL記述の知識が得られる
＊参考URL
bladeRFの公式紹介サイト，https://www.nuand.com/
【受講者が持参するもの】
筆記用具．実習に必要なノートパソコン，SDRボード，ソフトウェアならびに測定器は事務局にてご用意します．
筆記用具．実習に必要なノートパソコン，SDRボード，ソフトウェアならびに測定器は事務局にてご用意します．
コース