実習・Verilog HDLによるFPGA開発・設計入門[FPGAボード使用]
実習・Verilog HDLによるFPGA開発・設計入門[FPGAボード使用]
|
  |
【開催日】2024年7月18日(木) ～ 2024年7月19日(金) 10:00-17:00 2日コース
【セミナNo.】ES24-0053 【受講料】38,000円(税込)
【会場】東京・巣鴨 CQ出版社2Fセミナ・ルーム [地図]
【セミナNo.】ES24-0053 【受講料】38,000円(税込)
【会場】東京・巣鴨 CQ出版社2Fセミナ・ルーム [地図]
1日目は，最初に論理（ディジタル）回路設計の基本（ブール代数，論理演算，論理回路，記憶回路）とVerilog HDL（ハードウエア記述言語）を学習する．その後，Intel社から無償で提供されたQuartus Prime開発環境（FPGA設計）とディジタル回路のキー・デバイスの一つであるFPGA（MAX 10）が実装されたトレーニング・ボードDE10-Liteを使い，FPGAにディジタル回路を書き込み，FPGAの基本的な使い方とディジタル回路設計を習得する．
2日目は，大規模なディジタル回路を構築するときに必要となるタイミング制約（SDC），階層構造のディジタル回路をVerilog HDLで記述する方法，設計した回路動作をシミュレーションするためのModelSimの使い方を学習する．
2日間でVerilog HDL設計，Quartus Prime開発環境，ModelSimシミュレーション手法に必要な知識やノウハウについて，実務経験豊富な講師が実習を取り入れながらていねいに解説する．
※ 実習で使用するパソコン，トレーニング・ボードは，CQ出版社が用意します．
2日目は，大規模なディジタル回路を構築するときに必要となるタイミング制約（SDC），階層構造のディジタル回路をVerilog HDLで記述する方法，設計した回路動作をシミュレーションするためのModelSimの使い方を学習する．
2日間でVerilog HDL設計，Quartus Prime開発環境，ModelSimシミュレーション手法に必要な知識やノウハウについて，実務経験豊富な講師が実習を取り入れながらていねいに解説する．
※ 実習で使用するパソコン，トレーニング・ボードは，CQ出版社が用意します．
●対象聴講者
・基本論理素子（AND，OR，NOT，FF）の基本動作を知っている方
・2進数，10進数，16進数を知っている方
・ブール代数について教科書などで学んだことがある方
・Windowsパソコンの基本操作ができる方
・C言語かアセンブリ言語を多少勉強したことがある方（望ましい）
●内容
1. ディジタル回路の基本設計を学習
2. Verilog HDLの基礎
Quartus Primeを使いVerilog HDLでディジタル回路設計を行い，トレーニング・ボード上のFPGAに回路を書き込み，動作確認
3. ModelSimシミュレータ（Verilog HDL）の使い方を実習
4. Verilog HDLの実習
4.1 組み合わせ回路
4.2 順序回路
4.3 タイミング制約（SDC）
4.4 ステートマシン
4.5 インスタンシェーション
4.6 シミュレーション（ModelSim，ModelSim-Altera）
4.7 IP（Intellectual Property）
インテルの用意した回路ブロック（IP）の組み込み
本セミナで使用するFPGA（MAX 10）が実装されたトレーニング・ボードDE10-Lite
DE10-Liteの主な搭載部品
・FPGA（MAX10 10M50DAF484C7G）
・オンボードUSBブラスタ（オンボードでFPGA書き込み）
・SDRAM ：64MB
・LED（10個），7セグメントLED（6個）
・プッシュ・ボタン・スイッチ（2個），スライド・スイッチ（10個）
・基本論理素子（AND，OR，NOT，FF）の基本動作を知っている方
・2進数，10進数，16進数を知っている方
・ブール代数について教科書などで学んだことがある方
・Windowsパソコンの基本操作ができる方
・C言語かアセンブリ言語を多少勉強したことがある方（望ましい）
●内容
1. ディジタル回路の基本設計を学習
2. Verilog HDLの基礎
Quartus Primeを使いVerilog HDLでディジタル回路設計を行い，トレーニング・ボード上のFPGAに回路を書き込み，動作確認
3. ModelSimシミュレータ（Verilog HDL）の使い方を実習
4. Verilog HDLの実習
4.1 組み合わせ回路
4.2 順序回路
4.3 タイミング制約（SDC）
4.4 ステートマシン
4.5 インスタンシェーション
4.6 シミュレーション（ModelSim，ModelSim-Altera）
4.7 IP（Intellectual Property）
インテルの用意した回路ブロック（IP）の組み込み
本セミナで使用するFPGA（MAX 10）が実装されたトレーニング・ボードDE10-Lite
DE10-Liteの主な搭載部品
・FPGA（MAX10 10M50DAF484C7G）
・オンボードUSBブラスタ（オンボードでFPGA書き込み）
・SDRAM ：64MB
・LED（10個），7セグメントLED（6個）
・プッシュ・ボタン・スイッチ（2個），スライド・スイッチ（10個）
【受講者が持参するもの】
USBメモリ（実習ファイル持ち帰り用，FAT32，4GB以上）．USBメモリを利用できない場合は，実習ファイルのZipアーカイブを後日メールでお送りいたします．
USBメモリ（実習ファイル持ち帰り用，FAT32，4GB以上）．USBメモリを利用できない場合は，実習ファイルのZipアーカイブを後日メールでお送りいたします．
【講師】
萬代 慶昭 氏〔バンテクノ 〕
1968年，東芝に入社．通信インターフェース装置のハードウェア設計などに従事．2003年，東芝を退職し，バンテクノを設立．マイコン組み込み装置に使われるFPGA設計の受託に従事．
萬代 慶昭 氏〔バンテクノ 〕
1968年，東芝に入社．通信インターフェース装置のハードウェア設計などに従事．2003年，東芝を退職し，バンテクノを設立．マイコン組み込み装置に使われるFPGA設計の受託に従事．
コース