FPGA、SoC開発における回路アーキテクチャ設計の基礎【オンライン同時開催セミナ】
FPGA、SoC開発における回路アーキテクチャ設計の基礎【オンライン同時開催セミナ】
|
  |
【開催日】2021年8月29日(日) 10:00-17:00 1日コース
【セミナNo.】ES21-0087 【受講料】25,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]
【セミナNo.】ES21-0087 【受講料】25,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]
※本セミナはGoogle Meetを使ったオンライン同時開催セミナです。
オンライン受講を希望される場合は、セミナ申込後、メールでご連絡ください。
オンライン受講の申込締切は８月21日です。
８月22日以降の申込は会場受講のみとなります。
詳細は、オンライン同時開催セミナについてに記載されていますので、必ずお読みください。
FPGAの大規模化や高速化にともない、認識・検索・通信などの複雑なデータ処理を回路化できるようになり、SoCの一種としてFPGA上でハードとCPUを連携動作させることも可能になってきた。
そのためディジタル回路設計において、一つの回路モジュールをHDL（ハードウェア記述言語）やEDAツールを使って実装する方法だけではなく、複数のモジュールを組み合わせて複雑な機能を実現し、目標性能を達成する方法、すなわちアーキテクチャ設計法の重要性が高まっている。
本セミナは、アーキテクチャ設計に使う知識を、シンプルな画像処理のサンプル・デザインやいくつかの実例を挙げながら易しく解説する。特定のツールや設計言語を説明するものではなく、それらを使ううえで土台となるアーキテクチャ設計の基礎理解に重心を置き、モデルベース設計やハイレベルシンセシス（C言語等からの回路合成）の利活用も含めつつ説明する。
オンライン受講を希望される場合は、セミナ申込後、メールでご連絡ください。
オンライン受講の申込締切は８月21日です。
８月22日以降の申込は会場受講のみとなります。
詳細は、オンライン同時開催セミナについてに記載されていますので、必ずお読みください。
FPGAの大規模化や高速化にともない、認識・検索・通信などの複雑なデータ処理を回路化できるようになり、SoCの一種としてFPGA上でハードとCPUを連携動作させることも可能になってきた。
そのためディジタル回路設計において、一つの回路モジュールをHDL（ハードウェア記述言語）やEDAツールを使って実装する方法だけではなく、複数のモジュールを組み合わせて複雑な機能を実現し、目標性能を達成する方法、すなわちアーキテクチャ設計法の重要性が高まっている。
本セミナは、アーキテクチャ設計に使う知識を、シンプルな画像処理のサンプル・デザインやいくつかの実例を挙げながら易しく解説する。特定のツールや設計言語を説明するものではなく、それらを使ううえで土台となるアーキテクチャ設計の基礎理解に重心を置き、モデルベース設計やハイレベルシンセシス（C言語等からの回路合成）の利活用も含めつつ説明する。
●対象聴講者
・初級～中級レベル
・VerilogやVHDLなどで、Lチカや簡単なI/Fなど、一つのモジュールを組み、FPGAを動かしてみたことがある方
・マイコンで簡単なI/Oインタフェース処理を動かしてみたことがある方
・教科書にある単純な処理ではなく、FPGAを活かしたより複雑・高性能な処理製作に挑戦したい方
・言語やEDAツールを触ってはみたものの、回路設計の土台となる考え方をもっと知りたい方
●講演の目標
・複雑・高性能な処理をFPGAで組むには、ソースコード（RTL）を書く前に、いろいろな事前検討をすべきことが分かる。
・Intel Platform DesignerなどオンチップCPUとの統合設計ツールが、どのような作業を行うための物か、意味が分かる。
・Xilinx Vitis HLSやIntel HLSなどハイレベルシンセシスがどのような物か、意味が分かる。
・業務でのディジタル回路設計において、どのような考え方が使われているかが分かる。
●内容
1. 本セミナの背景と目的
2. 例題画像処理の説明
3. アルゴリズムの高位検証と回路化にあたっての問題の把握
－ MATLAB/Simulinkの概要
－ ソフトをそのまま回路化しようとした時にぶつかる障壁
－ 回路化しにくい処理としやすい処理の違い
4. アルゴリズムからの回路性能推定とアーキテクチャの改良
－ 処理時間や回路規模の推定
－ データの流れ方の調整とメモリ量の削減
－ いろいろな処理並列化の方法
5. RTL設計を開始する前の詳細調整
－ 複数モジュールの動作制御方法の決定
－ モジュール間通信プロトコルの決定
－ オンチップCPUと組み合わせての連携動作方法の検討
－ ハイレベルシンセシス（Vitis HLSなどのCベース設計）の利活用
●参考文献
・森岡 澄夫著；LSI/FPGAの回路アーキテクチャ設計法（CQ出版社）
・初級～中級レベル
・VerilogやVHDLなどで、Lチカや簡単なI/Fなど、一つのモジュールを組み、FPGAを動かしてみたことがある方
・マイコンで簡単なI/Oインタフェース処理を動かしてみたことがある方
・教科書にある単純な処理ではなく、FPGAを活かしたより複雑・高性能な処理製作に挑戦したい方
・言語やEDAツールを触ってはみたものの、回路設計の土台となる考え方をもっと知りたい方
●講演の目標
・複雑・高性能な処理をFPGAで組むには、ソースコード（RTL）を書く前に、いろいろな事前検討をすべきことが分かる。
・Intel Platform DesignerなどオンチップCPUとの統合設計ツールが、どのような作業を行うための物か、意味が分かる。
・Xilinx Vitis HLSやIntel HLSなどハイレベルシンセシスがどのような物か、意味が分かる。
・業務でのディジタル回路設計において、どのような考え方が使われているかが分かる。
●内容
1. 本セミナの背景と目的
2. 例題画像処理の説明
3. アルゴリズムの高位検証と回路化にあたっての問題の把握
－ MATLAB/Simulinkの概要
－ ソフトをそのまま回路化しようとした時にぶつかる障壁
－ 回路化しにくい処理としやすい処理の違い
4. アルゴリズムからの回路性能推定とアーキテクチャの改良
－ 処理時間や回路規模の推定
－ データの流れ方の調整とメモリ量の削減
－ いろいろな処理並列化の方法
5. RTL設計を開始する前の詳細調整
－ 複数モジュールの動作制御方法の決定
－ モジュール間通信プロトコルの決定
－ オンチップCPUと組み合わせての連携動作方法の検討
－ ハイレベルシンセシス（Vitis HLSなどのCベース設計）の利活用
●参考文献
・森岡 澄夫著；LSI/FPGAの回路アーキテクチャ設計法（CQ出版社）
【受講者が持参するもの】
筆記用具
筆記用具
【講師】
森岡 澄夫 氏〔インターステラ・テクノロジズ株式会社 シニアフェロー，博士（工学）〕
回路設計エンジニア．NTT，IBM，Sony，NECの各研究所において高性能回路IPやハイレベルシンセシスの研究，およびプレイステーションなどの製品用SoC開発に従事した後，現職にて民間宇宙ロケットの飛行制御コンピュータの研究開発に従事．FPGAや高位合成を活用している．
森岡 澄夫 氏〔インターステラ・テクノロジズ株式会社 シニアフェロー，博士（工学）〕
回路設計エンジニア．NTT，IBM，Sony，NECの各研究所において高性能回路IPやハイレベルシンセシスの研究，およびプレイステーションなどの製品用SoC開発に従事した後，現職にて民間宇宙ロケットの飛行制御コンピュータの研究開発に従事．FPGAや高位合成を活用している．
コース