●対象聴講者
・初級～中級レベル
・VerilogやVHDLなどで、Lチカや簡単なI/Fなど、一つのモジュールを組み、FPGAを動かしてみたことがある方
・マイコンで簡単なI/Oインタフェース処理を動かしてみたことがある方
・教科書にある単純な処理ではなく、FPGAを活かしたより複雑・高性能な処理製作に挑戦したい方
・言語やEDAツールを触ってはみたものの、回路設計の土台となる考え方をもっと知りたい方

●講演の目標
・複雑・高性能な処理をFPGAで組むには、ソースコード（RTL）を書く前に、いろいろな事前検討をすべきことが分かる。
・Intel Platform DesignerなどオンチップCPUとの統合設計ツールが、どのような作業を行うための物か、意味が分かる。
・Xilinx Vitis HLSやIntel HLSなどハイレベルシンセシスがどのような物か、意味が分かる。
・業務でのディジタル回路設計において、どのような考え方が使われているかが分かる。

●内容
1. 本セミナの背景と目的

2. 例題画像処理の説明

3. アルゴリズムの高位検証と回路化にあたっての問題の把握
　－　MATLAB/Simulinkの概要
　－　ソフトをそのまま回路化しようとした時にぶつかる障壁
　－　回路化しにくい処理としやすい処理の違い

4. アルゴリズムからの回路性能推定とアーキテクチャの改良
　－　処理時間や回路規模の推定
　－　データの流れ方の調整とメモリ量の削減
　－　いろいろな処理並列化の方法

5. RTL設計を開始する前の詳細調整
　－　複数モジュールの動作制御方法の決定
　－　モジュール間通信プロトコルの決定
　－　オンチップCPUと組み合わせての連携動作方法の検討
　－　ハイレベルシンセシス（Vitis HLSなどのCベース設計）の利活用

●参考文献
・森岡 澄夫著；LSI/FPGAの回路アーキテクチャ設計法（CQ出版社）