
実習・ARMコア内蔵FPGAのハードウェア開発入門~Xilinx社Zynq編
実習・ARMコア内蔵FPGAのハードウェア開発入門~Xilinx社Zynq編
|
![]() ![]() |
【開催日】2015年2月5日(木) ~ 2015年2月6日(金) 10:00-17:00 2日コース
【セミナNo.】es14-0154 【受講料】34,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]
【セミナNo.】es14-0154 【受講料】34,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]

FPGAの2大ベンダーであるXilinx社,Altera社がリリースしたARMコア内蔵FPGAは,多くの方面で利用され始めており,FPGA活用の大きな潮流となっている.しかし従来のFPGA設計にはない様々な利用技術が存在し,移行するのはそれほど簡単ではない.
本講座はXilinx社のZynqについて,チップの理解から始まり,システムの構築方法,AXIバスによるオリジナルIP作成までを解説する.さらに,1人1台のパソコンとZynq搭載FPGAボードを用いて実践的な演習を行う.設計の実体験を行うことで,雑誌やWEBサイトなどでは得られない生きた情報を得ることができる.
本講座はXilinx社のZynqについて,チップの理解から始まり,システムの構築方法,AXIバスによるオリジナルIP作成までを解説する.さらに,1人1台のパソコンとZynq搭載FPGAボードを用いて実践的な演習を行う.設計の実体験を行うことで,雑誌やWEBサイトなどでは得られない生きた情報を得ることができる.
<1日目>
第1章 ARMコア内蔵FPGA「Zynq」の特徴と概略
・Zynqの特徴と構成
・PSとPL
・PSに含まれる周辺回路とPLで実現できる機能
・ソフトコア「MicroBlaze」との比較
第2章 Vivadoによるシステム構築とソフトウェア開発環境
・新しい開発環境Vivado Design Suite
・システム構築ツールIP Integrator
・ソフトウェア開発環境Vivado SDK
第3章 Zynqの詳細
・強力なARMコア「Cortex-A9」
・ARMコア内蔵のペリフェラル(タイマー、DMA)
・PS内蔵ペリフェラル(USB、イーサなど)
・MIO
・PSとPLの接続(クロック、リセット、割り込み、AXIポート)
・ブートシーケンス
第4章 自作IPの簡易設計
・自作IPの構成とPSとの接続
・ツールが自動生成する部分と自作する部分
・Create and Package IP機能の手順
・自動生成されたHDLの修正
<2日目>
第5章 AXIバス入門
・AXIバスの特徴
・転送タイミングとチャネル
・読み出しおよび書き込みトランザクション
・各チャネル信号詳細
・信号の依存関係
第6章 Zynqシステムの検証方法
・PS部は検証できない
・カスタムIPの検証方法
・AXIのバスモデルを活用した検証
・無償のAXIスレーブモデルの活用
第7章 AXI制御を含む自作IP設計
・AXIバスコントローラを作成した自作IP構築
・メインメモリをVRAMとして用いた表示回路の仕様
・AXIバスの制御仕様
・Vivadoによるシステム構築手順
●対象聴講者
・Xilinx社 Zynqに興味のある方
・Zynqシステム構築の開発ツールを習得したい方
・AXIバス制御方法を学習したい方
・主にハードウェア設計者
●講演の目標
・Xilinx社Zynqの特徴と開発フローについて理解できる
・自作IPの作成とシステムへの組み込み方法を理解できる
・AXIバスのプロトコルと設計について理解できる
・AXIバスを含む自作IPの検証方法について習得できる
第1章 ARMコア内蔵FPGA「Zynq」の特徴と概略
・Zynqの特徴と構成
・PSとPL
・PSに含まれる周辺回路とPLで実現できる機能
・ソフトコア「MicroBlaze」との比較
第2章 Vivadoによるシステム構築とソフトウェア開発環境
・新しい開発環境Vivado Design Suite
・システム構築ツールIP Integrator
・ソフトウェア開発環境Vivado SDK
第3章 Zynqの詳細
・強力なARMコア「Cortex-A9」
・ARMコア内蔵のペリフェラル(タイマー、DMA)
・PS内蔵ペリフェラル(USB、イーサなど)
・MIO
・PSとPLの接続(クロック、リセット、割り込み、AXIポート)
・ブートシーケンス
第4章 自作IPの簡易設計
・自作IPの構成とPSとの接続
・ツールが自動生成する部分と自作する部分
・Create and Package IP機能の手順
・自動生成されたHDLの修正
<2日目>
第5章 AXIバス入門
・AXIバスの特徴
・転送タイミングとチャネル
・読み出しおよび書き込みトランザクション
・各チャネル信号詳細
・信号の依存関係
第6章 Zynqシステムの検証方法
・PS部は検証できない
・カスタムIPの検証方法
・AXIのバスモデルを活用した検証
・無償のAXIスレーブモデルの活用
第7章 AXI制御を含む自作IP設計
・AXIバスコントローラを作成した自作IP構築
・メインメモリをVRAMとして用いた表示回路の仕様
・AXIバスの制御仕様
・Vivadoによるシステム構築手順
●対象聴講者
・Xilinx社 Zynqに興味のある方
・Zynqシステム構築の開発ツールを習得したい方
・AXIバス制御方法を学習したい方
・主にハードウェア設計者
●講演の目標
・Xilinx社Zynqの特徴と開発フローについて理解できる
・自作IPの作成とシステムへの組み込み方法を理解できる
・AXIバスのプロトコルと設計について理解できる
・AXIバスを含む自作IPの検証方法について習得できる
【受講者が持参するもの】
※実習で使用するノートパソコン,Zynqボード,モニタ,その他部品は事務局でご用意いたします.
※実習で使用するノートパソコン,Zynqボード,モニタ,その他部品は事務局でご用意いたします.
【講師】
小林 優 氏〔コバック・ドットネット 〕
大手メーカで民生機器開発に長年かかわった後,設計コンサルティング会社の設立に参加.その後再独立し,現在はフリー・エンジニアとして大学非常勤講師や執筆活動などに従事.
小林 優 氏〔コバック・ドットネット 〕
大手メーカで民生機器開発に長年かかわった後,設計コンサルティング会社の設立に参加.その後再独立し,現在はフリー・エンジニアとして大学非常勤講師や執筆活動などに従事.