半導体ESD設計入門
半導体ESD設計入門
|
   |
【開催日】2026年1月25日(日) 10:00-17:00 1日コース
【セミナNo.】ES25-0117 【受講料】25,000円(税込)
【会場】オンライン限定セミナ
【セミナNo.】ES25-0117 【受講料】25,000円(税込)
【会場】オンライン限定セミナ
昨今の半導体SoC(System on Chip)は，大規模なロジック，アナログ，高速インタフェース回路が集積され，その規模も年々大きくなっており，製造プロセスも微細化の一途をたどっている．
内蔵する回路は，設計段階でシミュレーションやFPGA等で検証が可能であるが，ESD (Electro Static Discharge)は，設計段階での検証が困難で，試作して問題が発覚する場合も少なくない．
半導体やシステムの設計エンジニアからは，「ESD設計については，できる限り最善を尽くして設計し，試作して評価結果を設計にフィードバックし，再度マスク改定して評価することはやむを得ない」という声をよくきく．
しかし，ESDの対策には，SoCの再設計と全層マスクの修正が必要な場合が多く，微細化プロセスを採用する昨今のSoCにとっては巨額のマスク費用の損失となり，半導体のプロジェクト全体への影響も甚大で，ひいては，そのSoCを採用する最終製品の品質・日程の問題につながるケースも多い．
ESDについては，他の故障要因に比べ，目で見えないため現象をとらえにくく，静電気破壊現象を半導体物理として理解しにくい側面があった．また破壊メカニズムや原因，半導体の取り扱い対策などについては情報が得られていたが，根本的に半導体のESD設計をどのようにすべきかという設計指針が体系的にまとめられてなかったことが原因と考えられる．
本セミナでは，ESDのメカニズム，検査規格，破壊メカニズム，半導体物理の基本を解説し，その理解に基づいて半導体デバイスのESD設計指針を基礎から解説する．
本セミナを受講することで，ESDによる失敗を１つでも減らせることを目的とするものである．
内蔵する回路は，設計段階でシミュレーションやFPGA等で検証が可能であるが，ESD (Electro Static Discharge)は，設計段階での検証が困難で，試作して問題が発覚する場合も少なくない．
半導体やシステムの設計エンジニアからは，「ESD設計については，できる限り最善を尽くして設計し，試作して評価結果を設計にフィードバックし，再度マスク改定して評価することはやむを得ない」という声をよくきく．
しかし，ESDの対策には，SoCの再設計と全層マスクの修正が必要な場合が多く，微細化プロセスを採用する昨今のSoCにとっては巨額のマスク費用の損失となり，半導体のプロジェクト全体への影響も甚大で，ひいては，そのSoCを採用する最終製品の品質・日程の問題につながるケースも多い．
ESDについては，他の故障要因に比べ，目で見えないため現象をとらえにくく，静電気破壊現象を半導体物理として理解しにくい側面があった．また破壊メカニズムや原因，半導体の取り扱い対策などについては情報が得られていたが，根本的に半導体のESD設計をどのようにすべきかという設計指針が体系的にまとめられてなかったことが原因と考えられる．
本セミナでは，ESDのメカニズム，検査規格，破壊メカニズム，半導体物理の基本を解説し，その理解に基づいて半導体デバイスのESD設計指針を基礎から解説する．
本セミナを受講することで，ESDによる失敗を１つでも減らせることを目的とするものである．
●対象聴講者
・半導体設計者
・システムボード設計者
・製品プロジェクト管理者
●講義の目標
・ESDのメカニズム，検査規格，破壊メカニズムを理解する．
・半導体デバイスをどのようにESD設計すれば，ESD不具合が起きないか，基礎から理解する．
●内容
１．ESDとは
・1-1 静電気の発生メカニズム
・1-2 静電気によるトラブル
・1-3 ESDとは？
・1-4 ESDが半導体に与える影響
・1-5 ESD故障がもたらす経済的損失
・1-6 ESD破壊モードと原因
・1-7 半導体使用上の破壊対策
2．ESDと検査規格
・2-1 レベル別ESD試験規格
・2-2 半導体レベルでのESD試験規格
・2-3 HBM(Human Body Model）
・2-4 MM（Machine Model）
・2-5 CDM(Charged Device Model）
・2-6 コンポーネントレベルでのESD試験規格
・2-7 CBE （Charged Board Event）
・2-8 HMM（Human Metal Model）
・2-9 システムレベル試験（IED61000 4-2）
3. 半導体プロセスの微細化
・3-1 半導体プロセスの微細化とゲート破壊耐圧の低下
・3-2 絶縁破壊耐圧電圧の低下よるESD ウインドウの縮小
・3-3 半導体プロセスの微細化とESD設計の課題
4. MOS トランジスタ
・4-1 半導体とシリコン原子
・4-2 不純物半導体
・4-3 PN接合
・4-4 MOSトランジスタの動作
5. 半導体デバイスESD保護素子設計
・5-1 半導体デバイスのESD保護回路
・5-2 Dual Diode構成の動作
・5-3 GGNMOSの動作原理
・5-4 GGNMOSの限界
・5-5 GCNMOSの動作原理
・5-6 サリサイドトランジスタ
・5-7 シリコンコントロールレジスタの動作原理
・5-7 3.3VトレラントESD保護素子
・5-8 TLP(Transmission Line Pulse)
6. 半導体デバイスESDチップ設計
・6-1 ESD設計計画の策定
・6-2 製品アプリケーションとESD要求仕様の確認
・6-3 必要なESD規格とその放電電流仕様の確認
・6-4 ESD基本設計回路方針の策定
・6-5 半導体デバイスのESD保護回路
・6-6 ESD設計に必要な基準情報の確認
・6-7 ESD設計Windowの定義
・6-8 ESDネットワーク図の作成
・6-9 ESDネットワーク図中の寄生配線抵抗の見積もり
・6-10 ESD放電パスの抽出と検証
・6-11 ESD印加端子から放電端子までの距離と寄生抵抗
・半導体設計者
・システムボード設計者
・製品プロジェクト管理者
●講義の目標
・ESDのメカニズム，検査規格，破壊メカニズムを理解する．
・半導体デバイスをどのようにESD設計すれば，ESD不具合が起きないか，基礎から理解する．
●内容
１．ESDとは
・1-1 静電気の発生メカニズム
・1-2 静電気によるトラブル
・1-3 ESDとは？
・1-4 ESDが半導体に与える影響
・1-5 ESD故障がもたらす経済的損失
・1-6 ESD破壊モードと原因
・1-7 半導体使用上の破壊対策
2．ESDと検査規格
・2-1 レベル別ESD試験規格
・2-2 半導体レベルでのESD試験規格
・2-3 HBM(Human Body Model）
・2-4 MM（Machine Model）
・2-5 CDM(Charged Device Model）
・2-6 コンポーネントレベルでのESD試験規格
・2-7 CBE （Charged Board Event）
・2-8 HMM（Human Metal Model）
・2-9 システムレベル試験（IED61000 4-2）
3. 半導体プロセスの微細化
・3-1 半導体プロセスの微細化とゲート破壊耐圧の低下
・3-2 絶縁破壊耐圧電圧の低下よるESD ウインドウの縮小
・3-3 半導体プロセスの微細化とESD設計の課題
4. MOS トランジスタ
・4-1 半導体とシリコン原子
・4-2 不純物半導体
・4-3 PN接合
・4-4 MOSトランジスタの動作
5. 半導体デバイスESD保護素子設計
・5-1 半導体デバイスのESD保護回路
・5-2 Dual Diode構成の動作
・5-3 GGNMOSの動作原理
・5-4 GGNMOSの限界
・5-5 GCNMOSの動作原理
・5-6 サリサイドトランジスタ
・5-7 シリコンコントロールレジスタの動作原理
・5-7 3.3VトレラントESD保護素子
・5-8 TLP(Transmission Line Pulse)
6. 半導体デバイスESDチップ設計
・6-1 ESD設計計画の策定
・6-2 製品アプリケーションとESD要求仕様の確認
・6-3 必要なESD規格とその放電電流仕様の確認
・6-4 ESD基本設計回路方針の策定
・6-5 半導体デバイスのESD保護回路
・6-6 ESD設計に必要な基準情報の確認
・6-7 ESD設計Windowの定義
・6-8 ESDネットワーク図の作成
・6-9 ESDネットワーク図中の寄生配線抵抗の見積もり
・6-10 ESD放電パスの抽出と検証
・6-11 ESD印加端子から放電端子までの距離と寄生抵抗
【講師】
長野 英生 氏〔長野コンサルティングオフィス／代表 〕
1992年 同志社大学工学部卒．同年 三菱電機入社．2010年に三菱電機株，日立製作所，日本電気の半導体事業の統合によりルネサスエレクトロニクスに転籍．2015年から半導体ベンチャの株式会社セレブレクス等を経て，現在長野コンサルティングオフィス代表．一貫してディスプレイ用LSI の開発，高速インターフェースの技術開発，コンソーシアム活動に従事．高速インターフェース関連，CMOS アナログ設計関連の講演，特許出願多数．著書に，「高速ビデオ・インターフェースHDMI ＆ DisplayPort のすべて」(CQ出版社)，「ディジタル画像技術事典200」(同)，「USB Type-C のすべて」(同)，「Interface 別冊付録 最新ビデオ規格HDMI とDisplayPort」(同)， 「LTspiceで解析 CMOS回路入門」(同)．他に月刊誌「Interface」(同)，「FPGA マガジン」(同)，「トランジスタ技術」(同) に，高速ビデオ信号関連の最新動向を寄稿．
長野 英生 氏〔長野コンサルティングオフィス／代表 〕
1992年 同志社大学工学部卒．同年 三菱電機入社．2010年に三菱電機株，日立製作所，日本電気の半導体事業の統合によりルネサスエレクトロニクスに転籍．2015年から半導体ベンチャの株式会社セレブレクス等を経て，現在長野コンサルティングオフィス代表．一貫してディスプレイ用LSI の開発，高速インターフェースの技術開発，コンソーシアム活動に従事．高速インターフェース関連，CMOS アナログ設計関連の講演，特許出願多数．著書に，「高速ビデオ・インターフェースHDMI ＆ DisplayPort のすべて」(CQ出版社)，「ディジタル画像技術事典200」(同)，「USB Type-C のすべて」(同)，「Interface 別冊付録 最新ビデオ規格HDMI とDisplayPort」(同)， 「LTspiceで解析 CMOS回路入門」(同)．他に月刊誌「Interface」(同)，「FPGA マガジン」(同)，「トランジスタ技術」(同) に，高速ビデオ信号関連の最新動向を寄稿．
コース