実習・Verilog HDLによるFPGA開発・設計入門[ModelSim使用]【オンライン限定セミナ】
実習・Verilog HDLによるFPGA開発・設計入門[ModelSim使用]【オンライン限定セミナ】
|
   |
【開催日】2022年11月17日(木) ～ 2022年11月18日(金) 10:00-17:00 2日コース
【セミナNo.】ES22-0124 【受講料】38,000円(税込)
【会場】オンライン限定セミナ
【セミナNo.】ES22-0124 【受講料】38,000円(税込)
【会場】オンライン限定セミナ
※本セミナはZoomを使ったオンライン限定セミナです．
詳細は，オンライン限定セミナについてをお読みください．
本セミナは，実習・Verilog HDLによるFPGA開発・設計入門をオンラインで受講できるように，FPGAボードDE10-Liteを使わず，シミュレータModelSimで理解できるように内容を置き換えたものである．オンラインセミナはオフラインセミナと基本的に同じ講座内容である．
単に講師の説明を視聴するだけでなく，自らVerilog HDL記述とシミュレーション（ModelSim利用）実習を行うことにより，Verilog HDLを理解することができる．
1日目は，ディジタル回路設計の基本（ブール代数，論理演算，論理回路，記憶回路）とVerilog HDLを学習する．なお，Verilog HDLで記述したディジタル回路はオフラインセミナで使用したFPGAボードDE10-Liteに実装されたFPGA MAX 10をターゲットにしている．
2日目は，ディジタル回路規模が大きくなると最大遅延時間を満足しないときのタイミング制約（SDC）の設定，ModelSimを使用したシミュレーション記述を学習する．
2日間で，Verilog HDL設計，Quartus Prime開発環境，シミュレーション（ModelSim）に必要な知識やノウハウについて，実務経験豊富な講師が実習を取り入れながらていねいに解説する．
詳細は，オンライン限定セミナについてをお読みください．
本セミナは，実習・Verilog HDLによるFPGA開発・設計入門をオンラインで受講できるように，FPGAボードDE10-Liteを使わず，シミュレータModelSimで理解できるように内容を置き換えたものである．オンラインセミナはオフラインセミナと基本的に同じ講座内容である．
単に講師の説明を視聴するだけでなく，自らVerilog HDL記述とシミュレーション（ModelSim利用）実習を行うことにより，Verilog HDLを理解することができる．
1日目は，ディジタル回路設計の基本（ブール代数，論理演算，論理回路，記憶回路）とVerilog HDLを学習する．なお，Verilog HDLで記述したディジタル回路はオフラインセミナで使用したFPGAボードDE10-Liteに実装されたFPGA MAX 10をターゲットにしている．
2日目は，ディジタル回路規模が大きくなると最大遅延時間を満足しないときのタイミング制約（SDC）の設定，ModelSimを使用したシミュレーション記述を学習する．
2日間で，Verilog HDL設計，Quartus Prime開発環境，シミュレーション（ModelSim）に必要な知識やノウハウについて，実務経験豊富な講師が実習を取り入れながらていねいに解説する．
●対象聴講者
・基本論理素子（AND，OR，NOT，FF）の基本動作を知っている方
・2進数，10進数，16進数を知っている方
・ブール代数について教科書などで学んだことがある方
・Windowsパソコンの基本操作ができる方
・C言語かアセンブリ言語を多少勉強したことがある方（望ましい）
●内容
1. ディジタル回路の基本設計を学習
2. Verilog HDLの基礎
3. ModelSimシミュレータ（Verilog HDL）の使い方を実習
4. Verilog HDLの実習
4.1 組み合わせ回路
4.2 順序回路
4.3 タイミング制約（SDC）
4.4 ステートマシン
4.5 インスタンシェーション
4.6 シミュレーション
ModelSimの画面1，右側はテキスト
ModelSimの画面2
・基本論理素子（AND，OR，NOT，FF）の基本動作を知っている方
・2進数，10進数，16進数を知っている方
・ブール代数について教科書などで学んだことがある方
・Windowsパソコンの基本操作ができる方
・C言語かアセンブリ言語を多少勉強したことがある方（望ましい）
●内容
1. ディジタル回路の基本設計を学習
2. Verilog HDLの基礎
3. ModelSimシミュレータ（Verilog HDL）の使い方を実習
4. Verilog HDLの実習
4.1 組み合わせ回路
4.2 順序回路
4.3 タイミング制約（SDC）
4.4 ステートマシン
4.5 インスタンシェーション
4.6 シミュレーション
ModelSimの画面1，右側はテキスト
ModelSimの画面2
【受講者が持参するもの】
・PC（Windows 10 64bit）
Quartus Prime Lite Edition 20.1.1（Quartus Prime，ModelSim-Intel FPGA Edition，MAX 10 FPGA device support）を事前にインストールしておいてください．
ダウンロードURL https://fpgasoftware.intel.com/?edition=lite
インストール方法は事前に送付するテキストに記載されています．
※必須ではないが，受講用のPCとは別に実習用のPCが用意できると講師のプレゼンテーションを見ながら実習できる．
・PC（Windows 10 64bit）
Quartus Prime Lite Edition 20.1.1（Quartus Prime，ModelSim-Intel FPGA Edition，MAX 10 FPGA device support）を事前にインストールしておいてください．
ダウンロードURL https://fpgasoftware.intel.com/?edition=lite
インストール方法は事前に送付するテキストに記載されています．
※必須ではないが，受講用のPCとは別に実習用のPCが用意できると講師のプレゼンテーションを見ながら実習できる．
【講師】
萬代 慶昭 氏〔バンテクノ 〕
1968年，東芝に入社．通信インターフェース装置のハードウェア設計などに従事．2003年，東芝を退職し，バンテクノを設立．マイコン組み込み装置に使われるFPGA設計の受託に従事．
萬代 慶昭 氏〔バンテクノ 〕
1968年，東芝に入社．通信インターフェース装置のハードウェア設計などに従事．2003年，東芝を退職し，バンテクノを設立．マイコン組み込み装置に使われるFPGA設計の受託に従事．
コース