「アナログ回路マラソン・セミナ」について
詳細は5月中旬に公開予定です


Python でつくる RISC-V と画像処理への応用

Python でつくる RISC-V と画像処理への応用
―― 高位合成コンパイラ Polyphonyで理解する新CPUの仕組み

   

【開催日】2018年4月1日(日) 10:00-17:00 1日コース
【セミナNo.】ES17-0174  【受講料】25,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]
セミナ会場

 Python の高位合成コンパイラ Polyphony を利用し RISC-V の実装から CPU の仕組みを理解する.Python を使用したことはあるが FPGA の利用経験がなくこれから使ってみようと思っているソフトウェアエンジニアを対象に,Python の復習,FPGA の概要,高位合成の概要にも触れることでハードウェアの構築に必要なものは何かを学んでいく.パタヘネなどの知識は前提とはせずに,講義で扱う内容は概要だけにとどめる.
 その上で CPU および I/O などのプロセッサに必要なものにも触れ,Python で簡単な Virtual Machine (VM)の構築を試みる.VM は Polyphony 高位合成コンパイラによって合成可能な RTL になることをデモをもって示す.RISC-V の概要に触れ,RISC-V を実装するには Python で何をすればよいかをソースを見ながら解説する.発展的にキャッシュについての仕組みとそれを高位合成で実現する方法も示す.
 実際のアプリケーションへの応用として画像処理へどのように RISC-V を組み込むかをデモを交えて示す.

1. Python おさらい
 1.1 Python ショートツアー
 1.2 Jupyter(ipython) を使う
 1.3 Python の勉強の種
2. FPGA 概要
 2.1 ハードウェアの世界
 2.2 FPGA 概要
 2.3 FPGA 開発風景
 2.4 FPGA の勉強の種
3. ハードウェアの基礎
 3.1 ハードウェアとCPU
 3.2 CPUとI/O
 3.3 I/Oとバス
 3.4 SoC とラズベリーパイ
4. RISC-V 概要
 4.1 RISC-V の構成
 4.2 ISA
 4.3 割り込み
 4.4 実装例
 4.5 RISC-V 勉強の種
5. 高位合成入門
 5.1 FPGA 概要アゲイン
 5.2 高位合成ツール
 5.3 高位合成の用語
 5.4 RISC-V 勉強の種
6. Polyphony 入門
 6.1 Python おさらいアゲイン
 6.2 Polyphony で Hello World
 6.3 Lチカ
 6.4 パイプライン
 6.5 アンロール
7. CPU 実装入門
 7.1 簡単な VM を作る
 7.2 モジュール化
 7.3 I/O を追加する
 7.4 Python でシミュレーション
 7.5 FPGA 上で実行
8. RISC-V 実装・概要
 8.1 RISC-V 概要アゲイン
 8.2 ISA の実装
 8.3 パイプライン
 8.4 キャッシュ
 8.5 I/O
 8.6 Python でシミュレーション
 8.7 FPGA 上で実行
9. RISC-V 応用例
 9.1 RISC-V 組み込みのポイント
 9.2 実際のシステムの例
 9.3 画像処理への応用
 9.4 デモ


【受講者が持参するもの】
不要

【講師】
鈴木 量三朗 氏〔(有)シンビー 代表取締役 / Pythonコンサルタント〕
 最初に購入したコンピュータはHP-41C(関数電卓).生涯一プログラマを目指す.扱ってきたCPUは,Z80, 6502 ... ARM, Nios II, MicroBlazeなど多数.扱ってきた言語は,BASIC, Lisp ... VHDL, Verilog, Lua, Pythonなど多数.手がけたプロジェクトも,Unix移植,RTOS移植,Windowsドライバ開発からFPGAを含むハードウェア,ボード設計,コンパイラ,ウェブ系,IoTと広範囲に及ぶ.CQ出版社での記事は,2000年からで足掛け19年となった.RTOS開発現場の経験を活かし近年ではコンサルタント業もこなす.


このセミナの参加募集について

 募集は終了いたしました 


類似するセミナをお探しの場合
以下にある「このセミナのタグ情報」の中から,ご希望のタグをお選び下さい. お選びいただいたセミナと同じタグ情報を持つセミナを一覧表示します.

このセミナのタグ情報
各タグをクリックすると,類似するセミナの一覧を表示します.

コース

 1日コース

カテゴリ

 組み込みシステム

シリーズ

 

特徴

 ビギナ
 演習あり
 講師実演

キーワード

 CPU
 FPGA
 HDL
 オープン・ソース
 コンピュータ
 ソフトウェア
 画像処理
 開発環境
 開発手法

セミナ事務局からのお知らせ

・受講料割引券として使えるメンバーズ・カードの利用規約が変わりました.

・「アナログ回路マラソン・セミナ」の詳細は5月中旬に公開予定です.