実習・Verilog記述によるFPGAの設計，デバッグ，動作確認まで [ディジタル回路設計入門シリーズ2]
実習・Verilog記述によるFPGAの設計，デバッグ，動作確認まで [ディジタル回路設計入門シリーズ2]
|
   |
【開催日】2017年9月6日(水) ～ 2017年9月7日(木) 10:00-17:00 2日コース
【セミナNo.】ES17-0084 【受講料】37,000円(税込) ／学生料金33,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]
【セミナNo.】ES17-0084 【受講料】37,000円(税込) ／学生料金33,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]
1日目は論理（ディジタル）回路設計の基本(ブール代数，論理演算，論理回路，記憶回路），VerilogHDL（ハードウエア記述言語）を学習後，Altera社から無償で提供されたQuartus Prime開発環境(FPGA設計）とディジタル回路のキー・デバイスの一つであるFPGA（MAX10）が実装されたトレーニング・ボードを使い，FPGAにディジタル回路を書き込み，FPGAの基本的な使い方とディジタル回路設計を習得する．
2日目は大規模なディジタル回路を構築するときに必要となる階層構造のディジタル回路をVerilogで記述する方法，設計した回路動作をシミュレーションするためのModelSimの使い方，組み込みプロセッサ(Nios II）を構築するためのシステム統合ツールQsysを学習する．
2日間でVerilog設計，Quartus Prime開発環境，ModelSimシミュレーション手法，Nios II組み込みプロセッサに必要な知識やノウハウについて，実務経験豊富な講師が実習を取り入れながらていねいに解説する．
※ 実習で使用するパソコンおよび，FPGAボードはCQ出版社が用意します．
2日目は大規模なディジタル回路を構築するときに必要となる階層構造のディジタル回路をVerilogで記述する方法，設計した回路動作をシミュレーションするためのModelSimの使い方，組み込みプロセッサ(Nios II）を構築するためのシステム統合ツールQsysを学習する．
2日間でVerilog設計，Quartus Prime開発環境，ModelSimシミュレーション手法，Nios II組み込みプロセッサに必要な知識やノウハウについて，実務経験豊富な講師が実習を取り入れながらていねいに解説する．
※ 実習で使用するパソコンおよび，FPGAボードはCQ出版社が用意します．
1．ディジタル回路の基本設計を学習
2．VerilogHDLを学習後，QuartusⅡを使いVerilogでディジタル回路設計を行い，トレーニング・ボード上のFPGAに回路を書き込み動作確認
3．ModelSimシミュレータ（Verilog）の使い方を実習
4．システム統合ツールQsysを使いプロセッサ(NIOSⅡ）を組込み，C言語記述によりスイッチ状態をLEDへ表示，ボタン割り込み処理を実習
5．VerilogHDL
5.1 組み合わせ回路
5.2 順序回路
5.3 function
5.4 インスタンシェーション
5.5 シミュレーション
5.6 SystemVerilogのalways文の組合せ回路
※ トレーニング・ボードとして，MAX10：10M50DAF484C7Gが実装されているFPGAボード(DE10-Lite)を使います．
本セミナで使用するFPGA(MAX10)が実装されたトレーニング・ボード(DE10-Lite)
DE10-Liteは，以下の部品を搭載しています．
・MAX10 10M50DAF484C7G Device
・Integrated dual ADCs
・50K programmable logic elements
・1,638 Kbits M9K Memory
・5,888 Kbits user flash memory
・144 18 × 18 Multiplier
・4 PLLs
・50-MHz 発振器
・On-Board USB Blaster
・64MB SDRAM, x16 bits data bus
・Arduino Uno R3 Connector, including six ADC channels
●対象聴講者
・基本論理素子(AND，OR，NOT，FF)の基本動作を知っている方
・2進数，10進数，16進数を知っている方
・ブール代数について教科書などで学んだことがある方
・Windowsパソコンの基本操作ができる
2．VerilogHDLを学習後，QuartusⅡを使いVerilogでディジタル回路設計を行い，トレーニング・ボード上のFPGAに回路を書き込み動作確認
3．ModelSimシミュレータ（Verilog）の使い方を実習
4．システム統合ツールQsysを使いプロセッサ(NIOSⅡ）を組込み，C言語記述によりスイッチ状態をLEDへ表示，ボタン割り込み処理を実習
5．VerilogHDL
5.1 組み合わせ回路
5.2 順序回路
5.3 function
5.4 インスタンシェーション
5.5 シミュレーション
5.6 SystemVerilogのalways文の組合せ回路
※ トレーニング・ボードとして，MAX10：10M50DAF484C7Gが実装されているFPGAボード(DE10-Lite)を使います．
本セミナで使用するFPGA(MAX10)が実装されたトレーニング・ボード(DE10-Lite)
DE10-Liteは，以下の部品を搭載しています．
・MAX10 10M50DAF484C7G Device
・Integrated dual ADCs
・50K programmable logic elements
・1,638 Kbits M9K Memory
・5,888 Kbits user flash memory
・144 18 × 18 Multiplier
・4 PLLs
・50-MHz 発振器
・On-Board USB Blaster
・64MB SDRAM, x16 bits data bus
・Arduino Uno R3 Connector, including six ADC channels
●対象聴講者
・基本論理素子(AND，OR，NOT，FF)の基本動作を知っている方
・2進数，10進数，16進数を知っている方
・ブール代数について教科書などで学んだことがある方
・Windowsパソコンの基本操作ができる
【講師】
萬代 慶昭 氏〔バンテクノ 〕
1968年，東芝に入社．通信インターフェース装置のハードウェア設計などに従事．2003年，東芝を退職し，バンテクノを設立．マイコン組み込み装置に使われるFPGA設計の受託に従事．
萬代 慶昭 氏〔バンテクノ 〕
1968年，東芝に入社．通信インターフェース装置のハードウェア設計などに従事．2003年，東芝を退職し，バンテクノを設立．マイコン組み込み装置に使われるFPGA設計の受託に従事．
コース