「アナログ回路マラソン・セミナ」について
詳細は5月中旬に公開予定です


実習・Verilog HDLによるFPGA開発・設計入門

実習・Verilog HDLによるFPGA開発・設計入門
―― 論理回路の基礎から大規模回路の設計手法まで

  

【開催日】2018年7月11日(水) ~ 2018年7月12日(木) 10:00-17:00 2日コース
【セミナNo.】ES18-0058  【受講料】37,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]
セミナ会場

 1日目は論理(ディジタル)回路設計の基本(ブール代数,論理演算,論理回路,記憶回路),VerilogHDL(ハードウエア記述言語)を学習後,Intel社から無償で提供されたQuartus Prime開発環境(FPGA設計)とディジタル回路のキー・デバイスの一つであるFPGA(MAX10)が実装されたトレーニング・ボードを使い,FPGAにディジタル回路を書き込み,FPGAの基本的な使い方とVerilog記述を違反したときの動作とシミュレーションの両方で確認を行い,ディジタル回路設計を習得する.
 2日目は大規模なディジタル回路を構築するときに必要となる階層構造のディジタル回路をVerilogで記述する方法,設計した回路動作をシミュレーションするためのModelSimの使い方を学習する.
 2日間でVerilog設計,Quartus Prime開発環境,ModelSimシミュレーション手法に必要な知識やノウハウについて,実務経験豊富な講師が実習を取り入れながらていねいに解説する.

※ 実習で使用するパソコンおよび,FPGAボードはCQ出版社が用意します.

1.ディジタル回路の基本設計を学習
2.VerilogHDLを学習後,QuartusPrimeを使いVerilogでディジタル回路設計を行い,トレーニング・ボード上のFPGAに回路を書き込み動作確認
3.ModelSimシミュレータ(Verilog)の使い方を実習
4.VerilogHDL
 4.1 組み合わせ回路
 4.2 順序回路
 4.3 function
 4.4 インスタンシェーション
 4.5 シミュレーション

 ※ トレーニング・ボードとして,MAX10 10M50DAF484C7Gが実装されているFPGAボード(DE10- Lite)を使います.

本セミナで使用するFPGA(MAX10)が実装されたトレーニング・ボード(DE10-Lite)
本セミナで使用するFPGA(MAX10)が実装されたトレーニング・ボード(DE10-Lite)

DE10Liteは,以下の部品を搭載しています.
・FPGA(Intel社のMAX10 10M50DAF484C7G Device )
・204Kバイト(RAM)、64Mバイト(SDRAM),ROM:736Kバイト(NOR型フラッシュ)
・USBブラスタ(オンボードFPGA書き込み)
・LED(10個),4けた7セグメント
・プッシュ・ボタン・スイッチ(2個),スライド・スイッチ(10個)
・SDカード

●対象聴講者
・基本論理素子(AND,OR,NOT,FF)の基本動作を知っている方
・2進数,10進数,16進数を知っている方
・ブール代数について教科書などで学んだことがある方
・Windowsパソコンの基本操作ができる方
・C言語かアセンブリ言語を多少勉強したことがある方(望ましい)


【受講者が持参するもの】
不要

【講師】
萬代 慶昭 氏〔バンテクノ 〕
 1968年,東芝に入社.通信インターフェース装置のハードウェア設計などに従事.2003年,東芝を退職し,バンテクノを設立.マイコン組み込み装置に使われるFPGA設計の受託に従事.


参加申し込み

このセミナに参加する

Webからのお申し込み

  以下の「参加申し込み」ボタンをクリックしてください.参加申し込みフォームを開きます.

参加申し込み

FAXやE-mailでのお申し込み

  Webの参加申し込みフォーム以外の申し込み方法をご希望の方は こちらのページ をご確認ください.

このセミナのタグ情報
各タグをクリックすると,類似するセミナの一覧を表示します.

コース

 2日コース

カテゴリ

 回路・電子部品
 組み込みシステム

シリーズ

 

特徴

 演習あり
 実習

キーワード

 FPGA
 HDL
 コンピュータ
 シミュレータ
 プログラミング言語
 開発環境
 開発手法
 技術教育

セミナ事務局からのお知らせ

・受講料割引券として使えるメンバーズ・カードの利用規約が変わりました.

・「アナログ回路マラソン・セミナ」の詳細は5月中旬に公開予定です.