実習・FPGAを活用したSDRの実装(応用編)

実習・FPGAを活用したSDRの実装(応用編)
―― ソフトウェア無線の高速処理に活躍するFPGAの応用を学ぶ

  

【開催日】2018年4月26日(木) 10:00-17:00 1日コース
【セミナNo.】ES18-0018  【受講料】34,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]
セミナ会場

 ソフトウェア無線はソフトウェアやファームウェアを変更することで,様々な無線機器に変更できるシステムである.無線機器の研究開発の現場で活躍しているほか,自分オリジナルの無線機器を製作できる.
 FPGAによるソフトウェア無線のセミナの応用編では,基礎編に引き続いてbladeRFを題材として,FPGAファームウェア作成について学んでいただきます.
 応用編では,SDR開発に役立つより実践的なファームウェア作成について解説し,体験していただきます.QPSKの送信ファームウェアの全てが作成できるような内容を扱う.ソフトウェア無線の送信機は,入力データを決められた位相・振幅にマッピングすること,周囲の通信機に迷惑のかからないように帯域制限を行う必要がある.さらに,受信機がデータ列の始まりを識別するために,決められた符号を挿入する必要がある.これらの送信機のファームウェアに必要な信号処理の具体的なVerilog RTLコードの作成の仕方を解説し,実際に動く様子を体験していただきます.

・本講座受講前に同講師によるセミナ「実習・FPGAによるソフトウェア無線(基礎編)」の受講をお勧めします

1.ソフトウェア無線とは
2.bladeRFのしくみ
 2.1 bladeRFの各ブロック
 2.2 パソコンとの接続のテスト
 2.3 送信データのファイル送信と送信スペクトルの確認
 2.4 (参考)hostedファームウェアとSimuLinkの連携
3.DACの出力がIQ変調されてRFが生成される仕組み
 3.1 DACのIQ出力
 3.2 IQ変調器の仕組み
4.QPSK変調の仕組み
 4.1 伝送データの振幅・位相へのマッピング
 4.2 インターポレーションと帯域制限
 4.3 Baker符号の挿入
 4.4 受信機の周波数同期の仕組み
 4.5 受信機のシンボル同期の仕組み
 4.6 受信機のBaker符号検出の仕組み
5.Verilog RTL作成実習-伝送データの振幅・位相へのマッピング
6.Verilog RTL作成実習-インターポレーションと帯域制限
 6.1 インターポレーション
 6.2 RaisedCosineフィルタを用いた帯域制限
7.Verilog RTL作成実習-Baker符号の挿入
 7.1 伝送データのSRAMからの発生
 7.2 時系列でBaker符号と伝送データを並べる
8.送信機ファームウェアの各ブロック結合とシミュレーション
 8.1 各ブロックの結合
 8.2 テストベンチの作成とModelSimの操作方法
 8.3 シミュレーションとシミュレーション結果の確認
9.送信機ファームウェアのhostedファームへの組み込みとコンパイル
10.送信機ファームウェアのスペアナでの確認
11.送信機ファームウェアのオフライン処理SDRでの確認

300MHz~3.8GHzのRFフロント・エンドを備え,サイクロン4FPGAを搭載したbladeRFを題材とします.
300MHz~3.8GHzのRFフロント・エンドを備え,
サイクロン4FPGAを搭載したbladeRFを題材とします.

bladeRFの出力をスペアナで観測し,FPGAの動作を体験できます.※写真とは別機種のスペアナを使用する可能性があります.
bladeRFの出力をスペアナで観測し,FPGAの動作を体験できます.
※写真とは別機種のスペアナを使用する可能性があります.

QPSK変調のコンスタレーション・ダイヤグラム<br/>
QPSK変調のコンスタレーション・ダイヤグラム


●対象聴講者
・ソフトウェア無線に興味があり,FPGAでの実装について勉強したい方.

●講演の目標
・ソフトウェア無線におけるFPGA活用の知識が得られる
・QPSK変調を題材として,シーケンシャルなデータ処理,フィルタリング,の実践的なVerilog RTL記述の知識が得られる

*参考URL
bladeRFの公式紹介サイト,https://www.nuand.com/


【受講者が持参するもの】
筆記用具.実習に必要なノートパソコン,SDRボード,ソフトウェアならびに測定器は事務局にてご用意します.

【講師】
森榮 真一 氏〔アール・エフ・アーキテクチャ 〕
 2008年総合電機メーカに入社,主にCMOSイメージセンサの製品技術に携わる.2012年ハードウェア受託設計会社に入社,主にディジタル・アナログ混載回路の設計開発に携わる.2016年現在のアール・エフ・アーキテクチャを起業.組み込みFPGAや無線信号処理設計が専門.


このセミナの参加募集について

 募集は終了いたしました 


類似するセミナをお探しの場合
以下にある「このセミナのタグ情報」の中から,ご希望のタグをお選び下さい. お選びいただいたセミナと同じタグ情報を持つセミナを一覧表示します.

このセミナのタグ情報
各タグをクリックすると,類似するセミナの一覧を表示します.

コース

 1日コース

カテゴリ

 回路・電子部品
 組み込みシステム

シリーズ

 

特徴

 講師実演
 実習

キーワード

 FPGA
 HDL
 シミュレータ
 ソフトウェア
 プログラミング言語
 開発環境
 開発手法
 通信

セミナ事務局からのお知らせ

・受講料割引券として使えるメンバーズ・カードの利用規約が変わりました.