実習・ボード持ち帰り!Verilog HDLによるFPGA開発・設計超入門

実習・ボード持ち帰り!Verilog HDLによるFPGA開発・設計超入門
―― トレーニング・ボードDE0を使って論理回路設計の基礎の基礎を習得しよう

  

【開催日】2017年12月6日(水) ~ 2017年12月8日(金) 10:00-17:00 3日コース
【セミナNo.】ES17-0153  【受講料】42,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]
セミナ会場

 3日間でディジタル回路の開発・設計に必要な知識やノウハウについて,実務経験豊富な講師が実習を取り入れながらていねいに解説する.
 最初の2日間は,ディジタル回路の開発・設計に必要な基礎的な知識,ハードウェア記述言語(Verilog HDL)と組み込みプロセッサ(Nios II)について実習を取り入れながら解説する.
 3日目は,セミナ参加者が2チームに分かれ,各チーム内でお互いに相談・協力しあいながらVerilog HDLを使ったストップウォッチをゼロからスタートして完成させる.

※ 実習で使用するトレーニング・ボードDE0はお持ち帰りいただけます.

[1日目]
午前は,論理(ディジタル)回路設計の基本(ブール代数,論理演算,論理回路,記憶回路)を学習し,トランジスタ/CMOSの動作と回路素子(IC)を使うときのタイミング・ノイズなどの注意事項を学習する.午後は,Intel社のFPGA設計ツールQuartus IIとFPGA(Cyclone III)が実装されたトレーニング・ボードDE0(Terasic社製)を使い,Quartus IIの使い方を学習する.引き続き,Verilog HDLを使った組み合わせ回路の学習とDE0を使った動作確認を実習する.

[2日目]
午前は,順序回路の学習とDE0を使った動作確認の実習を進める.午後は,階層設計,ModelSimを使った動作シミュレーションの実習後,組み込みプロセッサNios IIを構築するためのシステム統合ツールQsysとNios IIに組み込むソフトウェアを学習する.

[3日目]
参加者が二つのチームに分かれ,各々のチーム内でお互いに協力し合いながら,2日間学習したVerilog HDLとModelSimを使い,ストップウォッチをゼロからスタートして完成させる.

※ トレーニング・ボードとして,Cyclone III EP3C16F484が実装されているFPGAボードDE0を使います.

本セミナで使用するFPGA(Cyclone III)が実装されたトレーニング・ボード(Alteraの評価ボード(DE0))
本セミナで使用するFPGA(Cyclone III)が実装されたトレーニング・ボード(DE0)

DE0は,以下の部品類を搭載しています.
・FPGA(Intel社Cyclone III EP3C16F484)
・RAM:8Mバイト(SDRAM),ROM:4Mバイト(NOR型フラッシュ)
・USBブラスタ(オンボードFPGA書き込み)
・LED(10個),7セグメントLED(4けた)
・プッシュ・ボタン・スイッチ(3個),スライド・スイッチ(10個)
・SDカード・スロット

●対象聴講者
・基本論理素子(AND,OR,NOT,フリップフロップ)の基本動作を知っている方
・2進数,10進数,16進数を知っている方
・ブール代数について教科書などで学んだことがある方
・Windowsパソコンの基本操作ができる方


【受講者が持参するもの】
不要

【講師】
萬代 慶昭 氏〔バンテクノ 〕
 1968年,東芝に入社.通信インターフェース装置のハードウェア設計などに従事.2003年,東芝を退職し,バンテクノを設立.マイコン組み込み装置に使われるFPGA設計の受託に従事.


参加申し込み

このセミナに参加する

Webからのお申し込み

  以下の「参加申し込み」ボタンをクリックしてください.参加申し込みフォームを開きます.

参加申し込み

FAXやE-mailでのお申し込み

  Webの参加申し込みフォーム以外の申し込み方法をご希望の方は こちらのページ をご確認ください.

このセミナのタグ情報
各タグをクリックすると,類似するセミナの一覧を表示します.

コース

 3日コース

カテゴリ

 回路・電子部品
 半導体デバイス

シリーズ

 ディジタル回路設計入門シリーズ

特徴

 演習あり
 実習

キーワード

 FPGA
 HDL
 プログラミング言語
 開発環境
 開発手法

セミナ事務局からのお知らせ
 

最新のお知らせ