直伝!最新FPGAを使ったビデオ・システムの開発/IP開発(ビデオ・データ出力処理編)

直伝!最新FPGAを使ったビデオ・システムの開発/IP開発(ビデオ・データ出力処理編)
―― 案ずるより産むが易し?!メモリからデータ取り出し/外部デバイス(モニタ)への出力処理方法を迅速マスタ

   

【開催日】2017年9月21日(木) 10:00-17:30 1日コース
【セミナNo.】ES17-0112  【受講料】29,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]
セミナ会場

 メモリからのデータの取り出し/外部デバイスへの出力処理はビデオ・システムに限らずあらゆるシステム開発で必須となる技法だが,その原理は何となくわかっていても,DMA処理やタイミング信号生成処理など,いざ実システムで具現化しようとすると意外とわかりにくく,その作成に手がかかる部分である.
 他方,最近では高位合成ツール(HLS)の発展により,バス動作原理など低位の基礎技術に関して深い知識がなくても,ハードウェア・ロジック設計が可能になってきた.
 本講座では,Xilinx社製Zynqデバイスを搭載したDigilent社製FPGAボードZyboと,その設計ソフトウェアVivado 2016.4を使用して,C言語による高位合成とブロック・デザイン手法を取り入れた'非'HDL設計で,FullHDビデオ・タイミング信号にあわせて,メモリからDMAでデータを取り出して外部出力をする'俺用'ディスプレイ・コントローラ作成の実習を行い,そのポイントを習得する.
 また,出来上がったデザインの資産蓄積・再利用を容易にする,IPパッケージ化手法も合せて習得する.

※ パソコンなど,実習に使用する機材は事務局でご用意します.
※同講師によるセミナ「直伝!最新FPGAを使ったビデオ・システムの開発/IP開発(イメージ・データ入力処理編)」を同時にお申込みいただいた方は,受講費用を10%引きいたします.

1.ビデオ信号基礎
 1.1 色空間体系
 1.2 タイミング信号
 1.3 物理伝送媒体
2.メモリ・アクセス(読み出し)基礎
 2.1 メモリバス・バスマスタ・バースト転送
 2.2 AXIバスプロトコル
 2.3 DRAM(DDRx-SDRAM)とSRAMでの違い/注意点(参考)
3.開発環境概要
 3.1 設計ツール
 3.2 リファレンス・ボード
 3.3 おすすめ参考ドキュメント
 3.4 システム構成
4.システム構築準備
 4.1 フレームバッファ
 4.2 クロック・ドメイン交差
5.システム構築実習処理
 5.0.0 ディスプレイ・コントローラのしくみと各処理サブブロック機能のレビュー
 5.0.1 ベース・システムデザインのレビュー
 5.1 ビデオ・タイミング信号生成処理サブブロックの作成
 5.2 DMA読み出し処理サブブロックの作成
 5.3 アドレス生成処理サブブロックの作成
 5.4 MPU制御レジスタI/F処理(ペリフェラル・バス・アダプタ)サブブロックの作成
 5.5 サブブロックの統合とIPパッケージ
 5.6 作成したディスプレイ・コントローラIPのベース・システムデザインへの組み込み
 5.7 制御ソフトウェアの作成と実機ボードでの動作確認
6.質疑応答
※進行状況により内容が一部変更となることがあります.

本セミナで使用するDigilent社製FPGAボード
本セミナで使用するDigilent社製FPGAボード"ZYBO"
-- http://www.avnet.co.jp/kits/Digilent/ZYBO.aspx

セミナ受講時にZyboボードもご購入いただけるバンドル・プランもご用意しています.
受講料金込み\54,000-(税込)!

※特典1.USBケーブル付属,セミナ,ボードをそれぞれ個別購入するよりもお得です.セミナお申込み時にご指定ください. 
※特典2.Zyboボード同時購入リニューアル・キャンペーン
ボード&付属品を収納できる特製プラスチック・ケース&ポーチを差し上げます(持ち運びに便利!)数量・期間限定(講師が提供負担)

●対象聴講者
・IP開発および設計資産再利用に興味のある方  
・C言語設計およびブロック設計での'脱'HDL設計に興味のある方 
・低コストで高精細ビデオ・システムを開発しようとしている方
・DMA等メモリ操作手法の基礎を理解したい方
・同講師によるセミナ「直伝!最新FPGAを使ったビデオ・システムの開発/IP開発(イメージ・データ入力処理編)」も受講されることをお勧めします

●講演の目標
・バスマスタでのメモリ・アクセス方法(取り出し)の理解
・ビデオ信号基礎の理解
・IPパッケージ化とそのシステムへの組み込み・利用方法の理解 
・高位合成でのバスI/F作成方法の理解 
・ブロックベース設計手法の理解

●参考文献
・早乙女 勝昭 共著;『FPGAマガジン No.6 カメラ×画像処理×FPGA』,CQ出版社,2014年7月.
・早乙女 勝昭 共著;『FPGAマガジン No.6 カメラ×画像処理×FPGA【PDF版】』,CQ出版社,2014年8月.


【受講者が持参するもの】
・FPGAボード(Zybo):お得な受講時購入Zyboバンドル・プラン(USBケーブル付)特典1あり.リニュアル・キャンペーン(数量期間限定)特典※2もあり,ボード持参しなくても受講は可能(貸出はなし)
・2Gバイト以上のUSBメモリ(作業済みデータの持ち帰りを希望される方のみ):実習で使用する例題デザインファイルのアーカイブはサイトからダウンロード配布

【講師】
早乙女 勝昭 氏〔アドバンスド・テクノロジー・リサーチ・ジャパン合同会社 President & CXO 〕
 FPGAエバンジェリスト.FPGAマガジン#6,#10特集記事執筆.


このセミナの参加募集について
募集中断のお知らせ
本セミナは,現在,参加募集を中断しております.再開までしばらくお待ちください.

類似するセミナをお探しの場合
以下にある「このセミナのタグ情報」の中から,ご希望のタグをお選び下さい. お選びいただいたセミナと同じタグ情報を持つセミナを一覧表示します.

このセミナのタグ情報
各タグをクリックすると,類似するセミナの一覧を表示します.

コース

 1日コース

カテゴリ

 回路・電子部品
 組み込みシステム

シリーズ

 

特徴

 演習あり
 講師実演
 実習

キーワード

 EDA
 FPGA
 SoC
 インターフェース
 コンピュータ
 シミュレータ
 ソフトウェア
 ビデオ
 開発環境
 開発手法

セミナ事務局からのお知らせ
 

最新のお知らせ