実習・Verilog記述によるFPGAの設計,デバッグ,動作確認まで [ディジタル回路設計入門シリーズ2]

実習・Verilog記述によるFPGAの設計,デバッグ,動作確認まで [ディジタル回路設計入門シリーズ2]
―― トレーニング・ボードを使い,Verilog HDL,ModelSim,Nios IIの基本を習得

   

【開催日】2017年4月6日(木) ~ 2017年4月7日(金) 10:00-17:00 2日コース
【セミナNo.】ES17-0022  【受講料】36,000円(税込) /学生料金33,000円(税込)
【会場】東京・巣鴨 CQ出版社セミナ・ルーム [地図]
セミナ会場

 1日目は論理(ディジタル)回路設計の基本(ブール代数,論理演算,論理回路,記憶回路),VerilogHDL(ハードウエア記述言語)を学習後,Altera社から無償で提供されたQuartus II開発環境(FPGA設計)とディジタル回路のキー・デバイスの一つであるFPGA(Cyclone III)が実装されたトレーニング・ボードを使い,FPGAにディジタル回路を書き込み,FPGAの基本的な使い方とデジタル回路設計を習得する.2日目は大規模なデジタル回路を構築するときに必要となる階層構造のディジタル回路をVerilogで記述する方法,設計した回路動作をシミュレーションするためのModelSimの使い方,組み込みプロセッサ(Nios II)を構築するためのシステム統合ツールQsysを学習する.2日間でVerilog設計,Quartus II開発環境,ModelSimシミュレーション手法,Nios II組み込みプロセッサに必要な知識やノウハウについて,実務経験豊富な講師が実習を取り入れながらていねいに解説する.

※ 実習で使用するパソコンおよび,FPGAボードはCQ出版社が用意します.

1.ディジタル回路の基本設計を学習
2.VerilogHDLを学習後,QuartusⅡを使いVerilogでディジタル回路設計を行い,トレーニング・ボード上のFPGAに回路を書き込み動作確認
3.ModelSimシミュレータ(Verilog)の使い方を実習
4.システム統合ツールQsysを使いプロセッサ(NIOSⅡ)を組込み,C言語記述によりスイッチ状態をLEDへ表示,ボタン割り込み処理を実習
5.VerilogHDL
 5.1 組み合わせ回路
 5.2 順序回路
 5.3 function
 5.4 インスタンシェーション
 5.5 シミュレーション
 5.6 SystemVerilogのalways文の組合せ回路

 ※ トレーニング・ボードとして,Cyclone III EP3C16F484が実装されているFPGAボード(DE0)を使います.

本セミナで使用するFPGA(Cyclone Ⅲ)が実装されたトレーニング・ボード(Alteraの評価ボード(DE0))
本セミナで使用するFPGA(Cyclone III)が実装されたトレーニング・ボード(DE0)

DE0は,以下の部品を搭載しています.
・FPGA(Altera社のCyclone III EP3C16F484)
・RAM:8Mバイト(SDRAM),ROM:4Mバイト(NOR型フラッシュ)
・USBブラスタ(オンボードFPGA書き込み)
・LED(10個),4けた7セグメント
・プッシュ・ボタン・スイッチ(3個),スライド・スイッチ(10個)
・SDカード

●対象聴講者
・基本論理素子(AND,OR,NOT,FF)の基本動作を知っている方
・2進数,10進数,16進数を知っている方
・ブール代数について教科書などで学んだことがある方
・Windowsパソコンの基本操作ができる方


【講師】
萬代 慶昭 氏〔バンテクノ 〕
 1968年,東芝に入社.通信インターフェース装置のハードウェア設計などに従事.2003年,東芝を退職し,バンテクノを設立.マイコン組み込み装置に使われるFPGA設計の受託に従事.


このセミナの参加募集について

 募集は終了いたしました 


類似するセミナをお探しの場合
以下にある「このセミナのタグ情報」の中から,ご希望のタグをお選び下さい. お選びいただいたセミナと同じタグ情報を持つセミナを一覧表示します.

このセミナのタグ情報
各タグをクリックすると,類似するセミナの一覧を表示します.

コース

 2日コース

カテゴリ

 組み込みシステム
 半導体デバイス

シリーズ

 ディジタル回路設計入門シリーズ

特徴

 演習あり
 学割
 実習

キーワード

 CPU
 EDA
 FPGA
 HDL
 開発手法

セミナ事務局からのお知らせ
 

最新のお知らせ